ООО «Остек-Электро»
Молдавская ул., д. 5, стр. 2, Москва, Россия, 121467
Тел.: +7 (495) 788-44-44, факс: +7 (495) 788-44-42,
www.ostec-group.ru, info@ostec-group.ru
ИНН 7731483966, КПП 773101001, ОГРН 5147746324754,
ОКПО 17184889
Группа Остек +7 495 788-44-44
Поиск  Пользователи  Правила 
Закрыть
Логин:
Пароль:
Забыли свой пароль?
Регистрация
Войти
 
Страницы: 1
Новые статьи по технологии тестирования JTAG, JTAG. Периферийное тестирование сложных электронных схем.
 
Новые статьи по технологии тестирования JTAG читайте в журнале "Производство Электроники"
начиная с 5-го номера и здесь: http://www.start-test.com/University/StartestInRussia.aspx
 
Обновленные материалы, в том числе, по вопросам периферийного, (граничного) сканирования доступны на сайте Направления электрического контроля

http://ostec-electro.ru/stati-i-publikatsii/
 
Добавлена возможность просмотреть на сайте или заказать доставку на почтовый адрес буклеты по электрическому контролю. На данный момент доступны материалы по системам для тестирования собранных печатных плат SPEA, а также, ставший самым популярным и разошедшийся уже тиражом более 2000, сборник статей "Записки тестового инженера... "

http://ostec-electro.ru/zakaz-bukletov/

Ждем, также и в рамках этого форума, пожелания и комментарии по работе в таком формате.
 
В феврале JTAG Technologies будет проводить 6 вэбинаров по JTAG-технологиям. Более подробную информацию смотрите здесь: http://www.jtag.com/ru/content/вэбинары-по...огиям-в-феврале

Также добавили на сайт JTAG новые истории от пользователей на русском языке: http://www.jtag.com/ru/customer-references/ru
 
Интересная статья на хабре о применении периферийного сканирования при тестировании опытных образцов.

Текст статьи можно посмотреть здесь:

http://habrahabr.ru/post/216411/
 
Не менее интересное и обсуждение этой небольшой статьи.

Выложено с небольшими коррективами:


20 марта 2014 в 13:52

Из поста так и не понял, как собственно это тестирование производится… Просто показали устройства, которые прошли такое тестирование.

20 марта 2014 в 15:16

Логика простая: известно что, допустим, нога 10 одной микросхемы подключена к ноге 15 другой. Подаешь на первую значения (статические 0 и 1), проверяешь, что на другую доходят. И так для всех имеющихся соединений между микросхемами.
И jtag как-раз таки позволяет «достучаться» до микросхемы и подавать/считывать сигналы почти для всех элементов ввода-вывода. Существенным ограничением подобного рода тестирования является то, что далеко не все, даже «многоногие» микросхемы имеют jtag-интерфейс. В процессорах всяких обычно есть, а для тех же микросхем памяти это далеко не правило.

20 марта 2014 в 16:25#

Тема данной статьи — осветить применение JTAG на практическом уровне. Сами принципы работы JTAG-тестирования — отдельная тема и статья. В нашем случае тестирование проводилось с использованием адаптера JTAG to USB и ПО от JTAG Technologies. Также использовались собственные алгоритмы написанные на Python, который интегрирован в данное ПО.

20 марта 2014 в 19:18

А как светодиоды проверялись?
Или для каждой схемы вдвое больше дорожек делать?

20 марта 2014 в 20:25#

Для теста светодиодов пишется скрипт на языке python, который зажигает диод и посредством графического интерфейса выводит сообщение, в котором спрашивает пользователя, горит ли светодиод.

20 марта 2014 в 16:30#

Как это работает?

1. Необходим BSDL-файл для JTAG-совместимого устройства.
2. Нет лист-схемы.
3. Все это закидывается в ПО для генерации тестов, затем генерируются автоматические тесты, при необходимости корректируем цепи, которые нельзя проверять или на которых необходим определенный уровень.
4. Если необходимо, пишем дополнительные тесты на Python.
5. Подключаем адаптер к JTAG-порту.
6. Включаем девайс, запускаем тесты.
7. В результате тест выдаст таблицу, по которой будет видно, как цепь отреагировала на определенное воздействие.
8. По результатам делается вывод о КЗ, обрыве.

Пример

В таблицах воздействии значения расшифровываются так: Z – драйвер в Z состоянии; L, H – состояние выхода; 0,1 – считанные значение со входа; 0, 1 – ошибочные значения (0 означает — считан 0, а ожидалась 1).

Тут видно, что цепь POR_3 имеет КЗ на лог.1, а цепь P0_RX_CTRL видит лог 1., хотя должна была видеть лог.0

20 марта 2014 в 19:25#

А к чему сам JTAG то цепляется?

20 марта 2014 в 20:16#

JTAG цепляется к совместимому порту JTAG IEEE1149.x контроллера или микросхемы, который содержит 4 основных сигнала: TDI, TDO, TMS, TCK и один дополнительный TRST. С помощью этих сигналов ПО общается с TAP-контроллером микросхемы.

Более подробно про JTAG и с чем его едят посмотрите эту статью на Хабре.

21 марта 2014 в 00:58 (комментарий был изменён)#

Благодарю, познавательно.
Тогда ещё маленький вопросик: Производители ПЛИС делают свои JTAG адаптеры для прошивки. Они принципиально отличаются или их же можно использовать для тестирования схемы (и отличаются ли вообще)?

20 марта 2014 в 14:44

А мы просто делаем тестирование «на дым». включаем, смотрим нет ли дыма. если нет, то «правильно спроектированное работает сразу» :D" border="0" alt="biggrin.gif" />
хотя менять иногда дохлые кристаллы приходится.

Но статья ваще ниачом — ни подробностей как же оно делается, ни информации как же оно защитит от той же козы между парой ног.

Короче, нужно не «вот такое мы тестировали», а если уж пишете статью — распишите как именно организуется тестирование. что на вход. что на выход.
как добавляется соответствующий тест-порт и тд.

20 марта 2014 в 16:33#

спасибо за комментарий. Конкретный пример описан выше, но в целом описание принципов тестирования — это отдельная статья.

20 марта 2014 в 20:27#

Дым — это да. А вот вовремя обнаружить непропай адресной линии на DDR JTAG-тестирование поможет, или, например, обнаружить неверную NAND, PHY и другие микросхемы с ID, когда заложена одна, а запаяна другая, то тест вычитает ID и позволит узнать, что же запаяно на самом деле.

20 марта 2014 в 15:02#

Jtag тестирование очень важно. Jtag тестирование это jtag тестирование, позволяющее выявить дефекты, которые можно выявить с помощью jtag тестирования. Таким образом, используя jtag-тестирование можно обнаружить все проблемы, которые может обнаружить jtag-тестирование и таким образом избежать проявления проблем, выявляющихся jtag-тестированием на этапах после jtag-тестирования.

20 марта 2014 в 16:42#

вопросы:
1) сколько стоит разработать технологию тестирования для готовой платы (не сложной, скажем микроконтроллер STM32 + кнопки и светодиоды и релюшки)?
2) не понятно как протестировать светодиоды и кнопки — в статье про это говорится. Ведь кнопку, чтобы проверить ее нужно нажать. И светодиод, чтоб проверить — нужно увидеть горит ли он.
Проясните пожалуйста.

20 марта 2014 в 20:20#

Для теста кнопок, как было указано в статье, пишется скрипт на языке python, который просит пользователя нажать на кнопку, затем в течении определенного времени скрипт опрашивает состояние кнопки и выдает результат.

Тоже самое и для диода. Скрипт зажигает светодиод и посредством графического интерфейса выводит Message Box, в котором спрашивает, горит ли светодиод.

В ПО Provision интегрирован скриптовый язык python со всеми вытекающими последствиями. Также для JTAG-тестирование можно применять ПО других фирм, в них будут интегрированы другие языки. Например, в XJTAG интегрирован C подобный язык.

По стоимости ответим позже.
 
Добрый день!

По ссылке Вы можете посмотреть презентацию JTAG-технологии на выставке ЭлектронТехЭкспо-2014
Страницы: 1
Читают тему