ООО «Остек-Электро»
Молдавская ул., д. 5, стр. 2, Москва, Россия, 121467
Тел.: +7 (495) 788-44-44, факс: +7 (495) 788-44-42,
www.ostec-group.ru, info@ostec-group.ru
ИНН 7731483966, КПП 773101001, ОГРН 5147746324754,
ОКПО 17184889
Группа Остек +7 495 788-44-44
Поиск  Пользователи  Правила 
Закрыть
Логин:
Пароль:
Забыли свой пароль?
Регистрация
Войти
 
Страницы: 1
Все, что вы хотели знать о периферийном сканировании и JTAG-технологиях, вопросы про JTAG-технологии сюда
 
Добрый день всем.
Здесь я готов ответить на любые вопросы о JTAG-технологиях. Тестирование, программирование, тестпригодное проектирование.
 
Здравствуйте, хотелось бы задать следующие вопросы:
  1. На комплексе DS207 возможно ли программирование ПЗУ, подключенного к ПЛИС через JTAG интерфейс (режим active serial), как описано в статье http://kit-e.ru/articles/memory/2005_2_126.php ?
  2. Стоит задача анализа BSDL файлов на процессоры ( возможность тестирования по JTAG конкретных пинов ), что бы сделать универсальную проверочную аппаратуру на основе ПЛИС, подключенных через разъем к выводам процессора.
    Имеется ли возможность понять по тексту BSDL файлов какие пины могут быть протестированы по JTAG интерфейсу?
 
Цитата
Sergey Gutynin пишет:
Здравствуйте, хотелось бы задать следующие вопросы:
  1. На комплексе DS207 возможно ли программирование ПЗУ, подключенного к ПЛИС через JTAG интерфейс (режим active serial), как описано в статье <a href="http://kit-e.ru/articles/memory/2005_2_126.php" target="_blank">http://kit-e.ru/articles/memory/2005_2_126.php</a> ?

На комплексе DS207 возможно только программирование конфигурационных EEPROM для FPGA только если у них самих есть JTAG. Например, у Xilinx многие загрузочные флэшки ставятся в одну цепочку с самими FPGA и программируются с помощью файлов SVF и ICS. У Actel то же самое, только формат SPAPL.
То есть DS207 – это только программирование и конфигурирование ПЛИС и их EEPROM по JTAG-у.

Если речь идет об Altera Cyclone или Stratix, то тут есть еще одна проблема. Обычно у этих FPGA отсутствуют ячейки периферийного сканирования. То есть с обычным BSDL-файлом и в режиме EXTEST последовательную ПЗУ запрограммировать вообще нельзя. Для решения этой проблемы нашими инженерами был разработан метод, который заключается в следующем. В FPGA по JTAG-интерфейсу загружается специальный готовый проект (нашей разработки), который создает псевдо-регистр периферийного сканирования, делая так, что на выводах FPGA, подключенных к загрузочной ПЗУ как будто бы есть ячейки сканирования. Далее производится автоматизированное программирование ПЗУ с использованием этой созданной искусственно цепочки. Поэтому, для программирования Serial EEPROM для Cyclone и Stratix нужны опции ПО для программирования ПЛИС (загрузка специального проекта) и для программирования ПЗУ. Такой вариант проверен и должен гарантированно работать.

Несмотря на это, все же остается надежда сделать это и с помощью системы DS207. Вообще ПЗУ можно запрограммировать и с помощью скрипта на языке Питон, который входит в любой вариант конфигурации ProVision. Я полагаю, что можно выполнить первую часть из предыдущего абзаца (загрузить FPGA нашей специальной прошивкой). А далее запрограммировать EEPROM через «виртуальные» ячейки с помощью скрипта на Питоне. Никаких физических ограничений для этого я не вижу.
 
Цитата
Sergey Gutynin пишет:
Здравствуйте, хотелось бы задать следующие вопросы:
  1. Стоит задача анализа BSDL файлов на процессоры ( возможность тестирования по JTAG конкретных пинов ), что бы сделать универсальную проверочную аппаратуру на основе ПЛИС, подключенных через разъем к выводам процессора.
    Имеется ли возможность понять по тексту BSDL файлов какие пины могут быть протестированы по JTAG интерфейсу?

Да, по BSDL-файлу можно запросто увидеть тестируемость цепей.

Все предельно просто, каждый вывод ИС прописан в BSDL с атрибутом (in bit, inout bit, out bit и т.д.).
Inout bit – это пин ИС, который будет являться при тестировании входом/выходом
In bit – пин будет выполнять роль только входа (даже если в реальной жизни он вход/выход)
Out bit – пин будет только выходом.
Linkage bit – пин не будет тестироваться

Структура BSDL прописана в стандарте IEEE 1149.1 и в книге Кеннета Паркера «The boundary-scan handbook», ее можно нарыть в интернете.
 
Уважаемые Коллеги!
Вслед за успешными пробными вэбинарами, проведенными в 2013 году, компания JTAG Technologies запускает новую, более насыщенную информацией серию вэбинаров в Феврале 2014 года, которые будут проводиться из штаб-квартиры компании в Нидерландах на английском языке. Подключиться к трансляции можно, находясь в любой стране мира, в том числе и в России.
Учитывая, что в современном мире время – самый ценный ресурс, каждый семинар рассчитан на 1 час, раскрывая полностью одну из наиболее популярных тем. Вопросы участники могут задавать параллельно докладу в чате, написав их на английском языке.
Программа вэбинаров:
1.) 4 Февраля. Введение в технологию периферийного сканирования. Причины появления JTAG-технологий, их реализация на уровнях ИМС и ПП. Также будет рассказано, чего можно достичь с применением периферийного сканирования.
2.) 6 Февраля. Тестопригодная разработка цифровых плат. Эта секция рассказывает схемотехнических особенностях, которые необходимо реализовывать, чтобы получить максимальное тестовое покрытие при использовании периферийного сканирования: выбор компонентов, обеспечение нужных режимов работы микросхем, синхросигналы и прочее.
3.) 11 Февраля. Автоматическая генерация тестов в ProVision. Ведущий вэбинара в реальном времени продемонстрирует процесс создания и выполнения тестов и приложений в программной среде JTAG ProVision.
4.) 13 Февраля. JTAG Live Studio. Демонстрация бюджетного программно-аппаратного комплекса JTAG Live Studio. Привлекательная цена делает возможным приобретения данного инструментария практически для любой компании. Однако какие возможности вы получаете? Ответ – в данном вэбинаре.
5.) 18 Февраля. Создание производственных последовательностей в ProVision. Все созданные приложения для тестирования и программирования принято запускать на производстве в виде последовательности. Как это сделать в ProVision и в других оболочках от 3-х производителей, вы узнаете, поучаствовав в этом вэбинаре.
6.) 20 Февраля. CoreCommander. Тестирование плат с использованием режима отладки ядер процессоров помогает решить проблемы со скоростью и отсутствием поддержки периферийного сканирования в ИС. На сегодня поддерживаются архитектуры ARM, Freescale, Infineon, TI, Marvell, Microchip.
Регистрация на вэбинар осуществляется по ссылке: http://www.jtag.com/en/webinars
Обращаем ваше внимание, что указанное время начала – по Амстердаму, поэтому разница с Московским временем в зимнее время равна 3 часам.
 
Друзья!
На сайте Остек-Электро появилось три видеоролика по JTAG-технологиям!
Смотреть здесь:
http://ostec-electro.ru/video/
 
В том же разделе видео размещена презентация "Интеграция периферийного сканирования с другими методами структурного тестирования", представленная в рамках июньской конференции ИД "Электроника"
 
Уважаемые коллеги!
Не пропустите серию осенних вэбинаров компании JTAG Technologies. Вэбинары будут траслироваться из центрального офиса в Нидерландах на английском языке.
Вот расписание:

Автоматическая генерация тестов с JTAG ProVision (3 сентября, 9 сентября 12:30 мск)
Регистрация: https://www2.gotomeeting.com/register/305475786 (3 сентября)
https://www2.gotomeeting.com/register/976768650 (9 сентября)

Тестопригодная разработка (11 сентября, 12:30 мск)
Регистрация: https://www2.gotomeeting.com/register/535845154

CoreCommander - тест с помощью эмуляции, не требует от компонентов обязательной поддержки периферийного сканирования (5 сентября, 12:30 мск)
Регистрация: https://www2.gotomeeting.com/register/305767426
 
Добрый день! Продолжаем отвечать на вопросы пользователей:

1.Совместим ли JTAG Live Auto Buzz с W7-64 и W8-64?

Да, совместим.

2.Возможна ли работа с XILINX Platform Cable USBII?

Кабель XILINX Platform Cable USBII поддерживается средствами JTAG Live . Однако кабели 3-х фирм могут работать нестабильно, то есть мы не даем гарантию на то, что они будут работать без проблем. Гарантированно будет работать любой из контроллеров JTAG Technologies и JTAG Live.
Страницы: 1
Читают тему